台积电周四 (25 日) 在上海国际会议中心举办「2026 年中国技术论坛」(闭门会议），向客户与合作伙伴揭示最新制程研发进度、先进封装蓝图及产能扩张计划。

中国《上海证券报》报导，台积电预估，受惠 AI 与高效能运算 (HPC) 爆发性需求拉动，全球半导体市场将在今年突破 1 兆美元大关，并于 2030 年达到 1.5 兆美元，其中 HPC 与 AI 领域贡献占比高达 55％，智慧手机约占 20％，汽车与物联网各约一成。

业内人士指出，台积电作为全球晶圆代工龙头，制程与封装扩产节奏向来是产业风向球，本次论坛释出讯号再度坚定市场对 AI 长周期的信心，半导体设备与材料供应链可望率先受惠于新一波扩产大潮。

身为全球最先进逻辑制程领航者，台积电 2 奈米 (N2) 制程已于 2025 年第四季进入量产，良率学习曲线优于同期的 3 奈米 (N3)。

根据台积电说明，N2 家族成员将依序到位：N2P(2 奈米效能强化版) 预计 2026 年下半年量产；搭载超级电轨 (Super Power Rail) 背面供电架构的 A16 制程，同样锁定 2026 年下半年生产就绪；进阶版本 N2X 与 N2U 则分别规划于 2027 年及 2028 年问世。

晶体管架构方面，台积电指出，产业已从平面 MOSFET 演进至 FinFET，目前正迈向奈米片 (Nanosheet) 架构，未来垂直堆叠 nFET 与 pFET 的互补场效电晶体 (CFET) 则被视为下一世代微缩候选方案。

台积电近期亦展示全球最小可运作之 6T SRAM 记忆单位，较传统奈米片设计规则下面积缩小约 30%，凸显制程微缩持续推进。

AI 训练与推论对 I/O 频宽及异质整合要求日增，台积电在会中强调，CoWoS 先进封装是当前 AI 晶片的关键推手。

台积电今年宣布全球最大 5.5 倍光罩尺寸 CoWoS 已进入量产，良率逾 98%，未来五年 CoWoS 技术将逐年放大尺寸，以整合更多逻辑晶粒与 HBM，可整合 20 个 HBM 之 14 倍光罩尺寸版本预计 2028 年量产，整合 24 个 HBM、逾 14 倍光罩尺寸版本则于 2029 年准备就绪。

在系统级晶圆 (TSMC-SoW™) 异质整合技术上，台积电可将中介层扩展至超过 40 倍光罩尺寸，支援最多 64 个 HBM 与 16 颗运算晶片整合；其中 SoW-P 自 2024 年起量产，更先进可整合逻辑与 HBM 的 SoW-X 预计 2029 年到位。

相较 2.5D 互连之 CoWoS，具 3D 互连能力的 SoIC(System on Integrated Chip) 先进封装可提供 56 倍互连密度与 5 倍功耗效率，台积电规划 2028 年实现 N2 对 N2 堆叠、键合间距 6μm 量产，2029 年进一步微缩至 A14 对 A14 堆叠、键合间距 4.5μm。

为满足客户对 AI 加速器与 HPC 晶片强劲需求，台积电持续加速扩产脚步。2017 至 2024 年平均每年新建 4 座晶圆厂，2026 年规划新建多达 9 座厂区。

台积电并披露 2022 至 2026 年客户对 AI 加速器晶圆需求成长 11 倍，大晶粒晶圆需求成长 6 倍。先进制程部分，N2/A16 产能预计 2026 至 2028 年年复合成长率 (CAGR) 达 70％，N3 与 N5 成熟先进制程产能 2022 至 2027 年年增 25%，N2 首年晶圆产出较 N3 同期多出 45%。

先进封装 CoWoS 与 SoIC 产能亦计划在 2022 至 2027 年间以年复合成长率超过 80% 扩张。

业内人士分析，台积电本次论坛传递三大核心讯息：一、实质破除 AI 泡沫疑虑，需求增速已超过原有扩产规划；二、先进封装是未来 5 至 10 年核心成长赛道，Yole 预估全球先进封装市场将从 2025 年约 540 亿美元翻倍至 2031 年的近 1090 亿美元，2.5D/3D 封装为主力；三、晶圆制造与先进封装同步扩产，使前道八大制程设备 (光刻、蚀刻、薄膜沉积、离子注入、CMP、清洗、检测量测等) 及后道封装九大环节相关设备与材料供应商，可望率先迎来订单挹注。