3D NAND快闪记忆体持续向更高堆叠层数迈进，制程材料也迎来关键转变。半导体产业研究机构SemiAnalysis 周日（23日）在X平台发布文章指出，当3D NAND堆叠层数突破约300层后，传统以钨（Tungsten，W）制作的字线（word line）逐渐面临物理与制程限制，钼（Molybdenum，Mo）可能成为高层数NAND不可避免的材料选择。

SemiAnalysis认为，从钨转向钼并非单纯的制程优化，而是300层以上NAND发展下的必要转型。

3D NAND约在10年前逐渐停止透过水平微缩提升密度，转而依靠垂直堆叠更多记忆体层数增加单位面积的储存容量。

然而，当堆叠层数持续攀升，连接各个记忆体单元的钨字线也开始成为制程瓶颈。其中包括电阻过高、氟基化学制程可能造成漏电问题，以及在超高深宽比结构中难以有效完成材料填充等限制。

分析指出，相较于钨，钼在高层数3D NAND结构中具有三项关键优势：

• 首先，钼的电阻较低，有助于提升记忆体读写速度；
• 其次，钼制程不需要使用氟基化学工艺；
• 第三，钼在高深宽比结构中的填充能力较佳。

这些特性分别对应钨在超高层数NAND中面临的主要限制，也使材料转换逐渐从制程选项转变为高层数NAND的必要条件。

目前各大NAND厂商的产品层数已开始拉开差距。

SemiAnalysis整理显示，铠侠（Kioxia）与SanDisk (SNDKV-US) 目前约为218层，美光科技(MU-US) 达276层，三星电子(005930KS) 为286层，而SK海力士(000660KS) 则以321层处于产业前段。

随着NAND产业准备由300层以上进一步迈向400层，钼制程的导入也将同步扩大。

SemiAnalysis预估，钼在全球NAND总产能中的占比，将从2025年的个位数中段百分比，提升至2027年约30%。

事实上，主要NAND制造商均已明确承诺转向钼工艺：

• 其中，三星是较早采用钼字线的厂商，相关产品自2024年起已进入量产；
• 美光则在2025年利用科林研发(LRCX-US) 的ALTUS Halo设备启动大规模量产；
• SK海力士则计划在2026年底推出采用钼制程的375层NAND。

随着主要记忆体厂陆续导入钼，相关材料与设备需求也可望随高层数NAND产能扩张而增加。

SemiAnalysis估计，光是2027年一年，NAND钼沉积设备市场规模就可能超过10亿美元。若后续DRAM与逻辑晶片也逐步采用钼相关制程，整体钼沉积设备市场到2030年可能进一步成长至每年约20亿美元。

设备供应商方面，科林研发预期将率先受惠，东京电子（TEL）则紧随其后。应用材料(AMAT-US) 、艾司摩尔(ASML-US) 以及中国半导体设备商北方华创(002371-CN) 则可能更多受惠于后续DRAM及逻辑晶片导入钼制程所带来的需求。

SemiAnalysis表示，相关细分市场的完整测算已纳入其前段制程设备（WFE）模型。