IP供应商 M31 (6643-TW)今(24)日于台积电(2330-TW)(TSM-US)北美开放创新平台论坛(TSMC North America OIP Forum)，与超低功耗边缘 AI 半导体解决方案领导厂商 Ambiq 共同宣布，双方合作开发并推出一套基于台积电 N12e 制程的超低功耗 Foundation IP (基础IP)解决方案。

M31指出，此方案为整合经最佳化的 SPSRAM 记忆体编译器与专为 Ambiq 平台需求共同开发的超低漏电标准元件库，可协助 IC 设计客户在 AIoT、穿戴式装置及其他「常时运作」(Always-on)边缘应用中，满足日益严苛的功耗与面积预算要求。

随着 SoC 持续导入常时运作与嵌入式智慧功能，对功耗的要求日益严苛，同时晶片面积限制与投片时程也更趋紧凑。M31表示，此方案采用台积电 N12e 制程，提供可快速整合导入的 Foundation IP，在提升能源效率的同时兼顾所需运算效能，以满足 AIoT 与边缘运算等应用需求。

本次 Foundation IP 内容包含一套台积公司 N12e® ULL (超低漏电) SPSRAM 记忆体编译器，目标在极低漏电的前提下，同时提供高密度、高效能与面积最佳化，并整合备援机制、电源闸控及内建自我测试等关键低功耗功能。该编译器透过电路设计与实体布局的深度协同最佳化，在相同的记忆体巨集占用面积下，可同时支援高效能与超低功耗两种操作模式。

在低功耗模式下，其双电源轨架构可在近临界电压周边电压条件下达到接近 500 MHz 的运作频率，并将 VCCA 资料保留模式下的漏电控制在仅约为bit-cell总保留漏电(Total bit-cell retention leakage)的 1.05–1.1 倍。目前初步导入的记忆体实例已展现优异的 PPA 成效，完整编译器仍持续开发中。

与记忆体编译器相辅相成的是，M31 提供的台积电 N12e 标准元件库。该元件库系专为 Ambiq 平台需求而开发，透过与 Ambiq 的设计层级协作，结合其 cascade-style 低功耗方法与 M31 在电路与实体布局上的创新，约可节省 50% 的漏电功耗。

此套 Foundation IP 旨在加速新世代常时感测与边缘智慧的应用导入，可协助客户缩短设计周期、加快上市时程，以超低漏电设计强化能源效率，并透过协助缩小晶片面积与降低重新设计成本，提升整体成本效益。

Ambiq 创办人暨技术长 Scott Hanson 表示，能源效率必须从 SoC 的基础元件就开始着手，尤其当边缘装置逐步承载更复杂的 AI 工作负载。我们与 M31 的合作结合双方在低功耗设计的专长，并为我们在台积电 N12e 制程上的次世代核心平台提供关键技术基础。

M31 副总经理 Jayanta Lahiri 表示，客户在追求前所未有的能效与面积目标的同时，仍需确保足够的运算效能与即时反应。透过将我们的高效率记忆体编译器与专为 Ambiq 平台需求打造、并于台积电 N12e 制程上与 Ambiq 协同最佳化的标准元件库相结合，我们可提供更务实、易于导入的 Foundation IP 解决方案，协助客户达成具挑战性的 PPA 目标。

展望未来，M31 将持续在先进制程扩充低功耗 IP 产品组合，并与生态系伙伴紧密合作，推动高效能、低漏电的解决方案，支援下一波 Edge AI 应用发展。