继台积电(2330-TW)(TSM-US)之后，全球半导体大厂英特尔(INTC-US)、三星也相继表态投入下一代12吋光罩技术，并进一步扩大与ASML在高数值孔径极紫外光(High NA EUV)领域合作。英特尔持续推进High NA EUV量产准备，三星更规划2028年前后导入未来DRAM量产，并双双宣布参与12吋光罩技术。

Intel Foundry与ASML在SPIE光罩技术暨极紫外光微影研讨会(SPIE Photomask Technology + Extreme Ultraviolet Lithography)公布最新合作进展。英特尔指出，High NA相关技术已从早期设备认证、研发逐步进入高量产制造阶段，并应用于代号Panther Lake的Intel Core Ultra Series 3处理器部分特定层，累计已有超过100万片晶圆采用相关制程。

英特尔表示，目前High NA制程的叠对精度(overlay)、产能(throughput)及设备可用率(availability)均符合公司预期；采用Intel 18A制程、并在特定层导入High NA的产品，其制程表现也持续达到甚至超越既有0.33 NA EUV NXE平台的对应层。

值得注意的是，在12吋光罩正式成熟前，英特尔采取「双轨并进」策略，一方面透过现有6吋光罩搭配光罩拼接(reticle stitching)及PDK解决方案，让客户现阶段即可享有High NA EUV带来的效益；另一方面则持续推动下一世代6×12吋大型光罩规格。

Intel表示，过去三年多来已与ASML、光罩制造商、自动化设备商、EDA业者、材料供应商及其他半导体制造商共同推动大尺寸光罩规格，建立High NA EUV未来大规模应用所需的标准、基础设施与技术。

ASML执行长Christophe Fouquet指出，从2024年首套商用EXE系统安装、设备认证，到首款采用High NA制造的高量产逻辑产品出货，英特尔一直是产业导入High NA的重要先驱之一，并肯定英特尔一方面运用现有6吋光罩创造即时效益，同时支持光罩向6×12吋规格演进。

英特尔执行副总裁暨Intel Foundry共同总经理Naga Chandrasekaran表示，面对AI产品复杂度持续提升，业界需要已具备量产条件且容易导入的先进制造技术，因此英特尔现阶段将持续支援客户利用6吋光罩导入High NA EUV，不论是否采用拼接技术，同时也会与ASML及产业链合作，推动未来6×12吋光罩转型。

三星方面，也宣布加入推动下一代12吋光罩平台的产业倡议，并进一步深化与ASML在High NA EUV及先进半导体制造技术上的合作。

三星指出，半导体产业数十年来主要沿用6吋光罩，但随High NA EUV导入，更大型的12吋光罩有望进一步提升晶圆厂生产效率、降低晶片制造成本，同时解除现阶段High NA曝光时可能面临的光罩拼接限制，让先进制程业者更完整发挥High NA EUV的解析度优势。

由于三星同时横跨记忆体及晶圆代工，加上长期累积先进EUV微影经验，公司预期将在12吋光罩转型中扮演重要角色，未来将与产业伙伴共同开发所需的光罩技术及周边基础设施。

除了12吋光罩，三星也进一步把High NA EUV应用延伸至DRAM。三星宣布，规划最快在2028年于未来DRAM高量产制造导入ASML High NA EUV，并称将是业界首度把High NA EUV导入DRAM量产。

三星电子副董事长暨执行长全永铉(Young Hyun Jun)表示，AI时代正在重塑半导体产业，也让整条价值链的技术创新更加重要。三星将透过突破性制造技术及与合作伙伴深化合作，维持在记忆体与晶圆代工领域的竞争力。

Christophe Fouquet则指出，三星长期以来一直是ASML最重要的创新伙伴之一，随产业进入AI驱动的新时代，ASML与客户之间的深度合作将更加重要，双方也将持续探索先进记忆体与创新制造技术的合作机会。

随Intel、Samsung陆续表态，加上台积电已投入相关产业倡议，全球三大先进制程业者对High NA EUV及下一代大型光罩的布局逐渐浮上台面。产业发展也开始从单纯的曝光机升级，扩大至光罩、EDA、自动化搬运、材料及晶圆厂基础设施等完整生态系竞赛。

尤其目前High NA EUV受限于曝光视野缩小，6吋光罩可能需要透过拼接方式完成较大晶片设计；若未来12吋光罩平台与周边设备标准成熟，将有机会降低拼接复杂度、提升晶圆厂生产效率，也进一步改善High NA EUV的制造成本结构。